Integration Examples

組み込み例

FPGA Integration — Trion® T20 Non-contact Thermometer Demo

FPGA組み込み例 — Trion® T20 非接触温度計デモ

PDF:
https://www.unolabo.co.jp/s/Trion_T20-demo.pdf　
（English）
https://www.unolabo.co.jp/s/demo_Trion_T20_.pdf　
（日本語）

Trinita® 1-stage RISC-V core implemented on Efinix® Trion® T20, demonstrated in a battery-powered non-contact thermometer. Operating at 25 MHz, Trinita® delivers equivalent throughput to Sapphire SoC (VexRiscv) at 42 MHz while consuming 44.6 mW versus 71.2 mW — a 37% power reduction. In applications with frequent branch instructions and interrupts, the advantage of Trinita®'s hazard-free design widens further.

Efinix® Trion® T20にTrinita® 1ステージ RISC-Vコアを実装し、バッテリー駆動の非接触温度計として動作実証しました。25MHz動作でSapphire SoC（VexRiscv）の42MHz動作と同等の処理量を実現しながら、消費電力は44.6mW対71.2mWと37%削減。条件分岐や割り込みが多い負荷の高いプログラムでは、処理遅延のないTrinita®のメリットがさらに広がります。

SoC Integration — Trinita® as Subsystem in Titanium™ Ti375

SoC組み込み例 — Titanium™ Ti375 サブシステムとしての実装

PDF:
https://www.unolabo.co.jp/s/Titanium_Ti375Trinita.pdf　
（Japanese language only / 日本語のみ）

Trinita® 1-stage RISC-V core (RV32IM) implemented as a subsystem within Efinix® Titanium™ Ti375C529 FPGA, which features a quad-core hardened RISC-V block. The implementation uses 6,831 of 362,880 available logic elements — allowing up to 53 Trinita® cores to be instantiated simultaneously in the logic area. Peripherals include SPI×1, I2C×2, UART×2, and GPIO.

クアッドコアハードRISC-Vブロックを搭載したEfinix® Titanium™ Ti375C529 FPGAのサブシステムとしてTrinita® 1ステージ RISC-Vコア（RV32IM）を実装しました。使用ロジック数は362,880中6,831で、ロジック領域に理論上最大53セットの同時実装が可能です。ペリフェラルはSPI×1、I2C×2、UART×2、GPIOをサポートします。

System Demo — Trinita® Sleep Control in Titanium™ Ti375

システム構成例 — Titanium™ Ti375 スリープ制御デモ

PDF:
https://www.unolabo.co.jp/s/Titanium_Ti375-demo.pdf （English）
https://www.unolabo.co.jp/s/demo_Titanium_Ti375Trinita.pdf　（日本語）

A real-world system demo implementing Trinita® 1-stage RISC-V core (RV32IM) as a subsystem in Efinix® Titanium™ Ti375C529 FPGA, demonstrating low-power sleep control for an event venue crowd monitoring system. Trinita® remains active during sleep mode to monitor inputs, enabling instant wake-up. Operating at 25 MHz, it matches VexRiscv at 42 MHz in throughput while achieving lower power consumption.
The demo also demonstrates robust multi-core scaling — with no hazards or wasted cycles, real-time performance and power efficiency are maintained even as branch and interrupt frequency increases.

Efinix® Titanium™ Ti375C529 FPGAのサブシステムとしてTrinita® 1ステージ RISC-Vコア（RV32IM）を実装し、イベント会場の混雑状況リアルタイム表示システムでの低消費電力スリープ制御を実証しました。スリープ中もTrinita®が動作して入力を監視し、ボタン押下で即座にメイン機能が復帰します。25MHz動作でVexRiscv 42MHz相当の処理量を実現しながら低消費電力を達成。ハザードや無駄な処理が発生しないため、分岐・割り込み頻度が上がっても高いリアルタイム性と電力効率を維持したまま堅牢なマルチコア分散処理が可能です。