IEEE MWSCAS 2019 論文発表 — ノイマンボトルネック軽減のための1ステージ RISC-Vプロセッサ

弘前大学とウーノラボは、第62回 IEEE International Midwest Symposium on Circuits and Systems（MWSCAS 2019）にて共同研究の成果を発表いたしました。自社特許を使用した非パイプライン1ステージ RISC-Vプロセッサ（RV32IM）をXilinx® Artix®-7 100T FPGAに実装し、ノイマンボトルネックの軽減とエネルギー効率の向上を実証しました。

※後のTrinita®コアとなる技術の最初の学術発表です。（2026年6月）

IEEE Xplore: https://ieeexplore.ieee.org/abstract/document/8884919
MWSCAS 2019: https://ieeexplore.ieee.org/xpl/conhome/8864534/proceeding

【非パイプラインの１ステージ RISC-V プロセッサ（Trinita®）について】
※Trinita® は RISC-V 以外の ISA でも使用可能です。

命令メモリ（RAM）をデコーダに直結し（インストラクション・レジスタ削除）
１命令サイクルを１ステージ（１クロック）で処理する大変シンプルな設計が特徴です。

１クロックあたりの処理量が増えるとクリティカルパスは長くなりますが、
条件分岐や割込み実行時にパイプラインのような処理の無駄が発生せず、
通常のソフトウェアの実行において、５段パイプラインの約 ２．５分の １の動作周波数で同等の処理量を実現します。
※動作周波数を上げなくても、低い周波数でそれ以上の動作周波数のパイプラインに匹敵する処理が可能
⇒ 高いエネルギー効率を実現

また、全ての命令を１ステージ（１クロック）で逐次完了するため、制御ハザードやデータハザードが発生せず
処理に要するクロック数を確定し易いことや、
リアルタイム性・高効率を維持した堅牢なマルチコア化が可能であることも大きなメリットです。
※分岐予測機能不要

電力効率の高い１ステージ RISC-V プロセッサの用途として、
電池交換が困難な場所で常時動作することが求められるセンサノードなどのIoT機器や
ヘルスケアアプリケーションなどの各種モニタリング機器への組み込み、
ＡＩ・画像処理のエッジコンピューティングにも適しています。